Исходное сообщение
"В РФ начнётся производство отечественных процессоров на осно..." Отправлено Аноним, 18-Июл-21 11:27
Насколько я понимаю VexRiscv не имеет отношения к SiFive, во всяком случае прямого. Здесь идея в том, что мы берем заранее чистую конфигурацию софтового процессора для такого FPGA, для которого есть открытый тулчайн, что в свою очередь гарантирует, что ничего лишнего в нашей FPGA после конфигурации не появится. Вопрос же мой, на сомом деле был в том, модем ли мы представить в таком случае наличие механизма закладки в FPGA заложенной производителем, которая бы позволяла скомпрометировать нашу систему и если да, то как бы этот механизм мог бы работать? Дело не в том, сдались мы кому-то или нет, а в том, можем ли мы таким образом заиметь систему свободную от аппаратных бекдоров?

Ваше сообщение
Имя*:
EMail:	Для отправки ответов на email укажите знак ! перед адресом, например, !user@host.ru (!! - не показывать email). Более тонкая настройка отправки ответов производится в профиле зарегистрированного участника форума.
Заголовок*:
Сообщение*:
	Введите код, изображенный на картинке: