Исходное сообщение
"Intel развивает упрощённую архитектуру x86S, работающую толь..." Отправлено Совершенно другой аноним, 27-Май-23 12:11
> Ну, скажем, для ADC (R64, M64) указана латентность 1 и пропускная способность > 2. Значит и для TEST столько же или лучше. В теории, > процессор может выполнить две такие команды за такт. А на практике > окажется промах кеша, процессор примется ждать, пока данные считаются из ОЗУ, > и вообще переключится на второй поток HyperThreading. Потому чем компактнее данные > расположены в памяти, тем они вероятнее окажутся в кеше, что потенциально > лучше для скорости. Вы можете сами провести эксперименты. В частности для исходных cmp vs test, при прочих равных, разницы не будет: https://godbolt.org/z/8Kc371aMK С кешем всё так, но упаковка битов в слово может и наоборот, влиять отрицательно - когда биты между собой не связаны, тогда хождение за этими флагами сможет вытеснять другие данные из кеша и влиять на производительность уже других частей программы.

Ваше сообщение
Имя*:
EMail:	Для отправки ответов на email укажите знак ! перед адресом, например, !user@host.ru (!! - не показывать email). Более тонкая настройка отправки ответов производится в профиле зарегистрированного участника форума.
Заголовок*:
Сообщение*:
	Введите код, изображенный на картинке: