Исходное сообщение
"Компания SiFive представила ядро RISC-V, опережающее по прои..." Отправлено Аноним, 22-Окт-21 12:26
https://www.opennet.ru/opennews/art.shtml?num=56010 >Схемы, описания аппаратных блоков на языке Verilog, симулятор и сопутствующая проектная документация опубликованы на GitHub под лицензией Apache 2.0. Отдельно опубликованы адаптированные для работы с чипами XuanTie варианты компиляторов GCC и LLVM, библиотеки Glibc, инструментария Binutils, загрузчика U-Boot, ядра Linux, связующего интерфейса OpenSBI (RISC-V Supervisor Binary Interface), платформы для создания встраиваемых Linux-систем Yocto, а также патчи для запуска платформы Android.

Ваше сообщение
Имя*:
EMail:	Для отправки ответов на email укажите знак ! перед адресом, например, !user@host.ru (!! - не показывать email). Более тонкая настройка отправки ответов производится в профиле зарегистрированного участника форума.
Заголовок*:
Сообщение*:	> https://www.opennet.ru/opennews/art.shtml?num=56010 >>Схемы, описания аппаратных блоков на языке Verilog, симулятор и сопутствующая проектная документация опубликованы на GitHub под лицензией Apache 2.0. Отдельно опубликованы адаптированные для работы с чипами XuanTie варианты компиляторов GCC и LLVM, библиотеки Glibc, инструментария Binutils, загрузчика U-Boot, ядра Linux, связующего интерфейса OpenSBI (RISC-V Supervisor Binary Interface), платформы для создания встраиваемых Linux-систем Yocto, а также патчи для запуска платформы Android.
	Введите код, изображенный на картинке: