The OpenNET Project / Index page

[ новости /+++ | форум | теги | ]



"В Debian добавлена поддержка 64-разрядной архитектуры RISC-V"
Версия для распечатки Пред. тема | След. тема
Форум Разговоры, обсуждение новостей
Исходное сообщение [ Отслеживать ]
Присылайте удачные настройки в раздел примеров файлов конфигурации на WIKI.opennet.ru.
"В Debian добавлена поддержка 64-разрядной архитектуры RISC-V" +/
Сообщение от opennews (??), 09-Апр-18, 13:34 
Разработчики проекта Debian объявили (https://groups.google.com/a/groups.riscv.org/forum/#!topic/s...) о включении порта riscv64 (https://wiki.debian.org/RISC-V) с поддержкой  систем на базе 64-разрядной архитектуры RISC-V в число официальных портов. Пакеты для RISC-V размещены в репозитории unstable. В настоящее время для  RISC-V доступно (https://cdn-aws.deb.debian.org/debian-ports/pool-riscv64/main/) более 4 тысяч пакетов, что составляет (https://people.debian.org/~mafm/posts/2018/20180402_debian-g.../) около 30% от общего числа пакетов, зависимых от аппаратных архитектур.

Напомним, что RISC-V предоставляет открытую и  гибкую систему машинных инструкций, позволяющую создавать микропроцессоры для произвольных областей применения, не требуя при этом отчислений и не налагая условий на использование. RISC-V позволяет создавать полностью открытые SoC и процессоры. В настоящее время на базе спецификации RISC-V разными компаниями и сообществами  под различными свободными лицензиями (BSD, MIT,  Apache 2.0) развивается (https://riscv.org/risc-v-cores/) 9 вариантов ядер микропроцессоров (Rocket (https://github.com/freechipsproject/rocket-chip), ORCA (https://github.com/vectorblox/orca), PULPino (https://github.com/pulp-platform/pulpino), OPenV/mriscv (https://github.com/onchipuis/mriscv), VexRiscv (https://github.com/SpinalHDL/VexRiscv), Roa Logic RV12 (https://github.com/roalogic/RV12), SCR1 (https://github.com/syntacore/scr1-sdk), Hummingbird E200 (https://github.com/SI-RISCV/e200_opensource), Shakti (https://bitbucket.org/casl/shakti_public)), три SoC (lowRISC (http://www.lowrisc.org/), Rocket Chip (https://github.com/freechipsproject/rocket-chip), Briey (https://github.com/SpinalHDL/VexRiscv)) и
два уже доступных в продаже чипа (FE310-G000 (https://static.dev.sifive.com/FE310-G000.pdf) и Freedom U540 (https://www.sifive.com/products/hifive-unleashed/)). Поддержка RISC-V недавно была добавлена в Glibc 2.27, binutils 2.30, gcc 7.3.0 и ядро Linux 4.15.

URL: https://groups.google.com/a/groups.riscv.org/forum/#!topic/s...
Новость: https://www.opennet.ru/opennews/art.shtml?num=48413

Ответить | Правка | Cообщить модератору

Оглавление
В Debian добавлена поддержка 64-разрядной архитектуры RISC-V, opennews, 09-Апр-18, 13:34  [смотреть все]
Форумы | Темы | Пред. тема | След. тема



Партнёры:
PostgresPro
Inferno Solutions
Hosting by Hoster.ru
Хостинг:

Закладки на сайте
Проследить за страницей
Created 1996-2024 by Maxim Chirkov
Добавить, Поддержать, Вебмастеру